Articles liés à Modeling, Verification and Exploration of Task-Level...
Modeling, Verification and Exploration of Task-Level Concurrency in Real-Time Embedded Systems - Couverture souple
L'édition de cet ISBN n'est malheureusement plus disponible.
Synopsis
Acknowledgments. 1. Introduction. 2. Related Work and Contemporary Approaches. 3. System Representation Model. 4. Timing Analysis. 5. System Synthesis Methodology. 6. Conclusions. Appendices. Glossary.
Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.
- ÉditeurSpringer
- Date d'édition2011
- ISBN 10 1461544386
- ISBN 13 9781461544388
- ReliurePaperback
- Langueanglais
- Coordonnées du fabricantnon disponible
(Aucun exemplaire disponible)
Chercher: Créez une demandeVous ne trouvez pas le livre que vous recherchez ? Nous allons poursuivre vos recherches. Si l'un de nos libraires l'ajoute aux offres sur AbeBooks, nous vous le ferons savoir !
Créez une demande
