Taschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Dise�ar una memoria din�mica sincr�nica de acceso aleatorio (SDRAM) de 8 MB x 16 x 4 Bancos (512 MB) utilizando el lenguaje de descripci�n de hardware Verilog, que puede utilizarse en cualquier aplicaci�n basada en la memoria. Hoy en d�a, los ordenadores, as� como otros sistemas electr�nicos que requieren grandes cantidades de memoria, utilizan DRAMs para la memoria central. Gracias a la exclusiva estructura de celdas de transistores de las DRAM, es posible construir redes de memoria extremadamente densas en un �nico dispositivo que ocupa un espacio relativamente peque�o. Las DRAM convencionales se controlan de forma as�ncrona, lo que obliga al dise�ador del sistema a introducir manualmente los estados de espera para cumplir las especificaciones del dispositivo. El tiempo de sincronizaci�n depende de la velocidad de la DRAM y es independiente de la velocidad del bus del sistema. Estas limitaciones de la sincronizaci�n son las que han llevado al desarrollo de la SDRAM, quees en gran medida una DRAM r�pida con una interfaz sincr�nica de alta velocidad. Las se�ales de entrada/salida y del controlador se sincronizan con un reloj externo, lo que pone a disposici�n del dise�ador nuevas opciones. Con la SDRAM se pueden obtener circuitos de interfaz simplificados y un gran ancho de banda de datos en comparaci�n con la DRAM convencional. 52 pp. Spanisch. N� de r�f. du vendeur 9786205313800

Contacter le vendeur

Acheter neuf

EUR 39,90

Autre devise

Frais de port : EUR 23

De Allemagne vers Etats-Unis

Destinations, frais et d�lais

Quantit� disponible : 2 disponible(s)

Ajouter au panier

Image fournie par le vendeur

Dise�o digital de SDRAM en Verilog

Abhishek Kumar

Edit� par Ediciones Nuestro Conocimiento, 2022

ISBN 10 : 6205313804 ISBN 13 : 9786205313800

Neuf Taschenbuch

impression � la demande

Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne

�valuation du vendeur 5 sur 5 �toiles

Taschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Dise�ar una memoria din�mica sincr�nica de acceso aleatorio (SDRAM) de 8 MB x 16 x 4 Bancos (512 MB) utilizando el lenguaje de descripci�n de hardware Verilog, que puede utilizarse en cualquier aplicaci�n basada en la memoria. Hoy en d�a, los ordenadores, as� como otros sistemas electr�nicos que requieren grandes cantidades de memoria, utilizan DRAMs para la memoria central. Gracias a la exclusiva estructura de celdas de transistores de las DRAM, es posible construir redes de memoria extremadamente densas en un �nico dispositivo que ocupa un espacio relativamente peque�o. Las DRAM convencionales se controlan de forma as�ncrona, lo que obliga al dise�ador del sistema a introducir manualmente los estados de espera para cumplir las especificaciones del dispositivo. El tiempo de sincronizaci�n depende de la velocidad de la DRAM y es independiente de la velocidad del bus del sistema. Estas limitaciones de la sincronizaci�n son las que han llevado al desarrollo de la SDRAM, quees en gran medida una DRAM r�pida con una interfaz sincr�nica de alta velocidad. Las se�ales de entrada/salida y del controlador se sincronizan con un reloj externo, lo que pone a disposici�n del dise�ador nuevas opciones. Con la SDRAM se pueden obtener circuitos de interfaz simplificados y un gran ancho de banda de datos en comparaci�n con la DRAM convencional. N� de r�f. du vendeur 9786205313800

Contacter le vendeur