La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d’y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l’application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d’architectures de systèmes multi-cores.
Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.
Asmaa Bengueddach Docteure en sciences informatiques à l'Université d'Oran 1 (Algérie). Maître de conférences au niveau du département d'informatique à l'Université d'Oran 1.
Les informations fournies dans la section « A propos du livre » peuvent faire référence à une autre édition de ce titre.
Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne
Taschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d'y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l'application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d'architectures de systèmes multi-cores. 116 pp. Französisch. N° de réf. du vendeur 9783841634504
Quantité disponible : 2 disponible(s)
Vendeur : moluna, Greven, Allemagne
Etat : New. N° de réf. du vendeur 151615011
Quantité disponible : Plus de 20 disponibles
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Taschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d'y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l'application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d'architectures de systèmes multi-cores. N° de réf. du vendeur 9783841634504
Quantité disponible : 1 disponible(s)
Vendeur : Revaluation Books, Exeter, Royaume-Uni
Paperback. Etat : Brand New. 116 pages. French language. 8.66x5.91x0.27 inches. In Stock. N° de réf. du vendeur 3841634508
Quantité disponible : 1 disponible(s)
Vendeur : preigu, Osnabrück, Allemagne
Taschenbuch. Etat : Neu. Reconfiguration Dynamique des deux Niveaux Caches L1 et L2 | MPSoC A Architecture Homogène | Asmaa Bengueddach | Taschenbuch | 116 S. | Französisch | 2015 | Presses Académiques Francophones | EAN 9783841634504 | Verantwortliche Person für die EU: Presses Academiques Francophones, Brivibas Gatve 197, 1039 RIGA, LETTLAND, customerservice[at]vdm-vsg[dot]de | Anbieter: preigu. N° de réf. du vendeur 104199941
Quantité disponible : 5 disponible(s)
Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne
Taschenbuch. Etat : Neu. This item is printed on demand - Print on Demand Titel. Neuware -La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip). Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité. L'objectif principal est d¿y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l¿application embarquée. Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d¿architectures de systèmes multi-cores.Books on Demand GmbH, Überseering 33, 22297 Hamburg 116 pp. Französisch. N° de réf. du vendeur 9783841634504
Quantité disponible : 1 disponible(s)