Le temps logique est une forme de temps détendue, promue par les langages synchrones, qui est fonctionnelle, élastique (peut être abstraite ou raffinée) et multiforme. Toutes ces propriétés font que le temps logique est adéquat également au moment de la conception, alors que des annotations précises du temps physique ne devraient avoir de l'importance que dans les étapes ultérieures de la synthèse. Le Clock Constraint Specification Language (CCSL) est un langage concret dédié à la modélisation et à l'analyse des propriétés du temps logique. Le CCSL a été initialement défini comme un compagnon pour le modèle temporel du profil UML pour MARTE. Il est maintenant devenu un véritable langage de modélisation spécifique à un domaine pour la capture des relations causales, chronologiques et temporelles. Il devrait compléter d'autres modèles syntaxiques pour saisir leur modèle de calcul sous-jacent. Ce livre commence par décrire les modèles historiques de concurrence qui ont inspiré la construction du CCSL. Ensuite, le CCSL est présenté et utilisé pour construire des bibliothèques dédiées à deux modèles standards émergents dans les domaines de l'automobile (East-ADL) et de l'avionique (AADL). Enfin, une technique basée sur l'observation pour vérifier les implémentations Esterel et VHDL par rapport aux spécifications du CCSL est présentée.
Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.
Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne
Taschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Le temps logique est une forme de temps détendue, promue par les langages synchrones, qui est fonctionnelle, élastique (peut être abstraite ou raffinée) et multiforme. Toutes ces propriétés font que le temps logique est adéquat également au moment de la conception, alors que des annotations précises du temps physique ne devraient avoir de l'importance que dans les étapes ultérieures de la synthèse. Le Clock Constraint Specification Language (CCSL) est un langage concret dédié à la modélisation et à l'analyse des propriétés du temps logique. Le CCSL a été initialement défini comme un compagnon pour le modèle temporel du profil UML pour MARTE. Il est maintenant devenu un véritable langage de modélisation spécifique à un domaine pour la capture des relations causales, chronologiques et temporelles. Il devrait compléter d'autres modèles syntaxiques pour saisir leur modèle de calcul sous-jacent. Ce livre commence par décrire les modèles historiques de concurrence qui ont inspiré la construction du CCSL. Ensuite, le CCSL est présenté et utilisé pour construire des bibliothèques dédiées à deux modèles standards émergents dans les domaines de l'automobile (East-ADL) et de l'avionique (AADL). Enfin, une technique basée sur l'observation pour vérifier les implémentations Esterel et VHDL par rapport aux spécifications du CCSL est présentée. 116 pp. Französisch. N° de réf. du vendeur 9786202752022
Quantité disponible : 2 disponible(s)
Vendeur : moluna, Greven, Allemagne
Etat : New. N° de réf. du vendeur 513596977
Quantité disponible : Plus de 20 disponibles
Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne
Taschenbuch. Etat : Neu. This item is printed on demand - Print on Demand Titel. Neuware -Le temps logique est une forme de temps détendue, promue par les langages synchrones, qui est fonctionnelle, élastique (peut être abstraite ou raffinée) et multiforme. Toutes ces propriétés font que le temps logique est adéquat également au moment de la conception, alors que des annotations précises du temps physique ne devraient avoir de l'importance que dans les étapes ultérieures de la synthèse. Le Clock Constraint Specification Language (CCSL) est un langage concret dédié à la modélisation et à l'analyse des propriétés du temps logique. Le CCSL a été initialement défini comme un compagnon pour le modèle temporel du profil UML pour MARTE. Il est maintenant devenu un véritable langage de modélisation spécifique à un domaine pour la capture des relations causales, chronologiques et temporelles. Il devrait compléter d'autres modèles syntaxiques pour saisir leur modèle de calcul sous-jacent. Ce livre commence par décrire les modèles historiques de concurrence qui ont inspiré la construction du CCSL. Ensuite, le CCSL est présenté et utilisé pour construire des bibliothèques dédiées à deux modèles standards émergents dans les domaines de l'automobile (East-ADL) et de l'avionique (AADL). Enfin, une technique basée sur l'observation pour vérifier les implémentations Esterel et VHDL par rapport aux spécifications du CCSL est présentée.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 116 pp. Französisch. N° de réf. du vendeur 9786202752022
Quantité disponible : 1 disponible(s)
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Taschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Le temps logique est une forme de temps détendue, promue par les langages synchrones, qui est fonctionnelle, élastique (peut être abstraite ou raffinée) et multiforme. Toutes ces propriétés font que le temps logique est adéquat également au moment de la conception, alors que des annotations précises du temps physique ne devraient avoir de l'importance que dans les étapes ultérieures de la synthèse. Le Clock Constraint Specification Language (CCSL) est un langage concret dédié à la modélisation et à l'analyse des propriétés du temps logique. Le CCSL a été initialement défini comme un compagnon pour le modèle temporel du profil UML pour MARTE. Il est maintenant devenu un véritable langage de modélisation spécifique à un domaine pour la capture des relations causales, chronologiques et temporelles. Il devrait compléter d'autres modèles syntaxiques pour saisir leur modèle de calcul sous-jacent. Ce livre commence par décrire les modèles historiques de concurrence qui ont inspiré la construction du CCSL. Ensuite, le CCSL est présenté et utilisé pour construire des bibliothèques dédiées à deux modèles standards émergents dans les domaines de l'automobile (East-ADL) et de l'avionique (AADL). Enfin, une technique basée sur l'observation pour vérifier les implémentations Esterel et VHDL par rapport aux spécifications du CCSL est présentée. N° de réf. du vendeur 9786202752022
Quantité disponible : 1 disponible(s)
Vendeur : preigu, Osnabrück, Allemagne
Taschenbuch. Etat : Neu. Logical Time [at] Work pour la modélisation et l'analyse des systèmes embarqués | Fondements du modèle temporel UML/MARTE | Frédéric Maillet | Taschenbuch | Französisch | 2021 | Editions Notre Savoir | EAN 9786202752022 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu. N° de réf. du vendeur 120651793
Quantité disponible : 5 disponible(s)