Articles liés à Digitaler Entwurf von SDRAM auf Verilog
Synopsis
Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die große Mengen an Speicher benötigen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM können extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herkömmliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zustände manuell einfügen muss, um die Spezifikationen des Bausteins zu erfüllen. Das Synchronisierungstiming hängt von der DRAM-Geschwindigkeit ab und ist unabhängig von der Systembusgeschwindigkeit. Diese Beschränkungen der Synchronisation haben zur Entwicklung des SDRAM geführt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue Möglichkeiten eröffnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz können mit SDRAM im Vergleich zu herkömmlichem DRAM erzielt werden.
Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.
Acheter neuf
Afficher cet article
EUR 39,90
EUR 9,70 expédition depuis Allemagne vers France
Destinations, frais et délaisRésultats de recherche pour Digitaler Entwurf von SDRAM auf Verilog
Image fournie par le vendeur
Digitaler Entwurf von SDRAM auf Verilog
Edité par
Verlag Unser Wissen, 2022
ISBN 10 : 6205313790
ISBN 13 : 9786205313794
Neuf
Couverture souple
Vendeur : moluna, Greven, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
Etat : New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Autor/Autorin: KUMAR ABHISHEKAbhishek Kumar und Ritesh Singh, Assistenzprofessor, Fachbereich Elektrotechnik, Manipal Universitaet Jaipur, Jaipur, Indien. Ihr Forschungsgebiet umfasst Degital System Design, Modellierung und Simulation, Flugdynamik u. N° de réf. du vendeur 749296814
Quantité disponible : Plus de 20 disponibles
Image fournie par le vendeur
Digitaler Entwurf von SDRAM auf Verilog
impression à la demandeVendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
Taschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die große Mengen an Speicher benötigen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM können extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herkömmliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zustände manuell einfügen muss, um die Spezifikationen des Bausteins zu erfüllen. Das Synchronisierungstiming hängt von der DRAM-Geschwindigkeit ab und ist unabhängig von der Systembusgeschwindigkeit. Diese Beschränkungen der Synchronisation haben zur Entwicklung des SDRAM geführt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue Möglichkeiten eröffnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz können mit SDRAM im Vergleich zu herkömmlichem DRAM erzielt werden. N° de réf. du vendeur 9786205313794
Quantité disponible : 1 disponible(s)
Image fournie par le vendeur
Digitaler Entwurf von SDRAM auf Verilog
Edité par
Verlag Unser Wissen Okt 2022, 2022
ISBN 10 : 6205313790
ISBN 13 : 9786205313794
Neuf
Taschenbuch
Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
Taschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die große Mengen an Speicher benötigen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM können extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herkömmliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zustände manuell einfügen muss, um die Spezifikationen des Bausteins zu erfüllen. Das Synchronisierungstiming hängt von der DRAM-Geschwindigkeit ab und ist unabhängig von der Systembusgeschwindigkeit. Diese Beschränkungen der Synchronisation haben zur Entwicklung des SDRAM geführt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue Möglichkeiten eröffnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz können mit SDRAM im Vergleich zu herkömmlichem DRAM erzielt werden. 52 pp. Deutsch. N° de réf. du vendeur 9786205313794
Quantité disponible : 2 disponible(s)
Image fournie par le vendeur
Digitaler Entwurf von SDRAM auf Verilog
Edité par
Verlag Unser Wissen Okt 2022, 2022
ISBN 10 : 6205313790
ISBN 13 : 9786205313794
Neuf
Taschenbuch
Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
Taschenbuch. Etat : Neu. Neuware -Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die große Mengen an Speicher benötigen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM können extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herkömmliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zustände manuell einfügen muss, um die Spezifikationen des Bausteins zu erfüllen. Das Synchronisierungstiming hängt von der DRAM-Geschwindigkeit ab und ist unabhängig von der Systembusgeschwindigkeit. Diese Beschränkungen der Synchronisation haben zur Entwicklung des SDRAM geführt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue Möglichkeiten eröffnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz können mit SDRAM im Vergleich zu herkömmlichem DRAM erzielt werden.Books on Demand GmbH, Überseering 33, 22297 Hamburg 52 pp. Deutsch. N° de réf. du vendeur 9786205313794
Quantité disponible : 2 disponible(s)
Image fournie par le vendeur
Digitaler Entwurf von SDRAM auf Verilog
Vendeur : preigu, Osnabrück, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
Taschenbuch. Etat : Neu. Digitaler Entwurf von SDRAM auf Verilog | Abhishek Kumar (u. a.) | Taschenbuch | Paperback | 52 S. | Deutsch | 2022 | Verlag Unser Wissen | EAN 9786205313794 | Verantwortliche Person für die EU: Verlag Unser Wissen, Brivibas Gatve 197, 1039 RIGA, LITAUEN, customerservice[at]vdm-vsg[dot]de | Anbieter: preigu. N° de réf. du vendeur 125767788
Quantité disponible : 5 disponible(s)