Articles liés à Desenho digital de SDRAM em Verilog

Desenho digital de SDRAM em Verilog - Couverture souple

 
9786205313831: Desenho digital de SDRAM em Verilog

Synopsis

Para conceber uma memória dinâmica de acesso aleatório síncrono de 8 MB x 16 x 4-BAnk (SDRAM) (512 MB) utilizando a linguagem de descrição de hardware Verilog, que pode ser utilizada em qualquer aplicação baseada em memória. Actualmente, os computadores, bem como outros sistemas electrónicos que requerem grandes quantidades de memória, utilizam DRAMs para memória central. Devido à estrutura única da célula transistor da DRAM, redes de memória extremamente densas podem ser construídas num único dispositivo ocupando uma área de ocupação relativamente pequena. A DRAM convencional é controlada de forma assíncrona, exigindo que o projectista do sistema insira manualmente os estados de espera para cumprir as especificações do dispositivo. O tempo de sincronização depende da velocidade da DRAM e é independente da velocidade do bus do sistema. São estas limitações de sincronização que levaram ao desenvolvimento da SDRAM. Une SDRAM é em grande parte uma DRAM rápida com uma interface síncrona de alta velocidade. Sinais de entrada/saída e controladores são sincronizados com um relógio externo, tornando novas opções disponíveis para o projectista. Circuitos de interface simplificados e alta largura de banda de transmissão de dados podem ser obtidos usando SDRAM sobre DRAM convencionais.

Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.

Acheter neuf

Afficher cet article
EUR 32,78

Autre devise

EUR 9,70 expédition depuis Allemagne vers France

Destinations, frais et délais

Résultats de recherche pour Desenho digital de SDRAM em Verilog

Image fournie par le vendeur

ABHISHEK KUMAR|Ritesh Singh
Edité par Edições Nosso Conhecimento, 2022
ISBN 10 : 6205313839 ISBN 13 : 9786205313831
Neuf Couverture souple

Vendeur : moluna, Greven, Allemagne

Évaluation du vendeur 5 sur 5 étoiles Evaluation 5 étoiles, En savoir plus sur les évaluations des vendeurs

Etat : New. N° de réf. du vendeur 749296818

Contacter le vendeur

Acheter neuf

EUR 32,78
Autre devise
Frais de port : EUR 9,70
De Allemagne vers France
Destinations, frais et délais

Quantité disponible : Plus de 20 disponibles

Ajouter au panier

Image fournie par le vendeur

Abhishek Kumar
ISBN 10 : 6205313839 ISBN 13 : 9786205313831
Neuf Taschenbuch
impression à la demande

Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne

Évaluation du vendeur 5 sur 5 étoiles Evaluation 5 étoiles, En savoir plus sur les évaluations des vendeurs

Taschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Para conceber uma memória dinâmica de acesso aleatório síncrono de 8 MB x 16 x 4-BAnk (SDRAM) (512 MB) utilizando a linguagem de descrição de hardware Verilog, que pode ser utilizada em qualquer aplicação baseada em memória. Actualmente, os computadores, bem como outros sistemas electrónicos que requerem grandes quantidades de memória, utilizam DRAMs para memória central. Devido à estrutura única da célula transistor da DRAM, redes de memória extremamente densas podem ser construídas num único dispositivo ocupando uma área de ocupação relativamente pequena. A DRAM convencional é controlada de forma assíncrona, exigindo que o projectista do sistema insira manualmente os estados de espera para cumprir as especificações do dispositivo. O tempo de sincronização depende da velocidade da DRAM e é independente da velocidade do bus do sistema. São estas limitações de sincronização que levaram ao desenvolvimento da SDRAM. A SDRAM é em grande parte uma DRAM rápida com uma interface síncrona de alta velocidade. Sinais de entrada/saída e controladores são sincronizados com um relógio externo, tornando novas opções disponíveis para o projectista. Circuitos de interface simplificados e alta largura de banda de transmissão de dados podem ser obtidos usando SDRAM sobre DRAM convencionais. 52 pp. Portugiesisch. N° de réf. du vendeur 9786205313831

Contacter le vendeur

Acheter neuf

EUR 39,90
Autre devise
Frais de port : EUR 11
De Allemagne vers France
Destinations, frais et délais

Quantité disponible : 2 disponible(s)

Ajouter au panier

Image fournie par le vendeur

Abhishek Kumar
Edité par Edições Nosso Conhecimento, 2022
ISBN 10 : 6205313839 ISBN 13 : 9786205313831
Neuf Taschenbuch
impression à la demande

Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne

Évaluation du vendeur 5 sur 5 étoiles Evaluation 5 étoiles, En savoir plus sur les évaluations des vendeurs

Taschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Para conceber uma memória dinâmica de acesso aleatório síncrono de 8 MB x 16 x 4-BAnk (SDRAM) (512 MB) utilizando a linguagem de descrição de hardware Verilog, que pode ser utilizada em qualquer aplicação baseada em memória. Actualmente, os computadores, bem como outros sistemas electrónicos que requerem grandes quantidades de memória, utilizam DRAMs para memória central. Devido à estrutura única da célula transistor da DRAM, redes de memória extremamente densas podem ser construídas num único dispositivo ocupando uma área de ocupação relativamente pequena. A DRAM convencional é controlada de forma assíncrona, exigindo que o projectista do sistema insira manualmente os estados de espera para cumprir as especificações do dispositivo. O tempo de sincronização depende da velocidade da DRAM e é independente da velocidade do bus do sistema. São estas limitações de sincronização que levaram ao desenvolvimento da SDRAM. A SDRAM é em grande parte uma DRAM rápida com uma interface síncrona de alta velocidade. Sinais de entrada/saída e controladores são sincronizados com um relógio externo, tornando novas opções disponíveis para o projectista. Circuitos de interface simplificados e alta largura de banda de transmissão de dados podem ser obtidos usando SDRAM sobre DRAM convencionais. N° de réf. du vendeur 9786205313831

Contacter le vendeur

Acheter neuf

EUR 40,89
Autre devise
Frais de port : EUR 10,99
De Allemagne vers France
Destinations, frais et délais

Quantité disponible : 1 disponible(s)

Ajouter au panier

Image fournie par le vendeur

Abhishek Kumar
ISBN 10 : 6205313839 ISBN 13 : 9786205313831
Neuf Taschenbuch

Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne

Évaluation du vendeur 5 sur 5 étoiles Evaluation 5 étoiles, En savoir plus sur les évaluations des vendeurs

Taschenbuch. Etat : Neu. Neuware -Para conceber uma memória dinâmica de acesso aleatório síncrono de 8 MB x 16 x 4-BAnk (SDRAM) (512 MB) utilizando a linguagem de descrição de hardware Verilog, que pode ser utilizada em qualquer aplicação baseada em memória. Actualmente, os computadores, bem como outros sistemas electrónicos que requerem grandes quantidades de memória, utilizam DRAMs para memória central. Devido à estrutura única da célula transistor da DRAM, redes de memória extremamente densas podem ser construídas num único dispositivo ocupando uma área de ocupação relativamente pequena. A DRAM convencional é controlada de forma assíncrona, exigindo que o projectista do sistema insira manualmente os estados de espera para cumprir as especificações do dispositivo. O tempo de sincronização depende da velocidade da DRAM e é independente da velocidade do bus do sistema. São estas limitações de sincronização que levaram ao desenvolvimento da SDRAM. A SDRAM é em grande parte uma DRAM rápida com uma interface síncrona de alta velocidade. Sinais de entrada/saída e controladores são sincronizados com um relógio externo, tornando novas opções disponíveis para o projectista. Circuitos de interface simplificados e alta largura de banda de transmissão de dados podem ser obtidos usando SDRAM sobre DRAM convencionais.Books on Demand GmbH, Überseering 33, 22297 Hamburg 52 pp. Portugiesisch. N° de réf. du vendeur 9786205313831

Contacter le vendeur

Acheter neuf

EUR 39,90
Autre devise
Frais de port : EUR 15
De Allemagne vers France
Destinations, frais et délais

Quantité disponible : 2 disponible(s)

Ajouter au panier