IMPLEMENTIERUNG EINER HOCHLEISTUNGSFÄHIGEN 32-BIT RISC CORE ARCHITEKTUR - Couverture souple

ARRABOTU, CHANDRA SHAKER; RAJANI, M.; RAVI CHANDAN, D.

Couverture souple

ISBN 10 : 6206245527 ISBN 13 : 9786206245520

Editeur : Verlag Unser Wissen, 2023

Synopsis

In diesem Buch geht es um den Entwurf eines RISC-Prozessors mit Pipelining-Architektur. Das 5-stufige Pipelining wird verwendet, um die Geschwindigkeit der Operation zu verbessern. Die 5 Stufen sind Fetch, Decode, Execute, Memory und Write Back. Der Entwurfsprozess umfasst verschiedene stromsparende Techniken auf architektonischer Ebene, was beweist, dass diese Methoden effizienter sind als Back-End-Techniken zur Reduzierung des Stromverbrauchs. Eingebettete Prozessoren mit geringem Stromverbrauch werden in einer Vielzahl von Anwendungen wie Autos, Telefonen, Digitalkameras, Druckern und anderen Geräten eingesetzt. Der Grund für ihre breite Verwendung ist, dass sie klein sind, daher nicht viel Die-Fläche beanspruchen und kostengünstig herzustellen sind. Eine geringe Leistungsaufnahme hilft, die Wärmeabgabe zu reduzieren, die Batterielebensdauer zu verlängern und die Zuverlässigkeit des Geräts zu erhöhen.

Détails de l'édition

• Éditeur: Verlag Unser Wissen
• Date d'édition: 2023
• Langue: allemand
• ISBN 10: 6206245527
• ISBN 13: 9786206245520
• Reliure: Broché
• Nombre de pages: 80
• Coordonnées du fabricant: non disponible
• Personne responsable: non disponible