IMPLEMENTACIÓN DE UNA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ALTO RENDIMIENTO - Couverture souple

ARRABOTU, CHANDRA SHAKER; RAJANI, M.; RAVI CHANDAN, D.

 
9786206245537: IMPLEMENTACIÓN DE UNA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ALTO RENDIMIENTO
Couverture souple
ISBN 10 : 6206245535 ISBN 13 : 9786206245537
Editeur : Ediciones Nuestro Conocimiento, 2023

Synopsis

Este libro trata sobre el diseño de un procesador RISC utilizando arquitectura pipelining. El pipelining de 5 etapas se utiliza para mejorar la velocidad de la operación. Las 5 etapas son Fetch, Decode, Execute, Memory y Write Back. El proceso de diseño incluye varias técnicas de bajo consumo a nivel arquitectónico que demuestran que estos métodos son más eficientes que las técnicas de reducción de consumo de Back-end. Los procesadores embebidos de bajo consumo se utilizan en una gran variedad de aplicaciones, como coches, teléfonos, cámaras digitales, impresoras y otros dispositivos similares. La razón de su amplio uso es que son pequeños, por lo que no ocupan mucha superficie y su fabricación es rentable. El bajo consumo de energía ayuda a reducir la disipación de calor, alargar la vida de la batería y aumentar la fiabilidad del dispositivo.

Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.

Éditeur
Ediciones Nuestro Conocimiento
Date d'édition
2023
Langue
espagnol
ISBN 10 
6206245535
ISBN 13 
9786206245537
Reliure
Broché
Nombre de pages
80
Coordonnées du fabricant
non disponible
Personne responsable
non disponible