MISE EN ŒUVRE D'UNE ARCHITECTURE DE BASE 32 BITS RISC À HAUTE PERFORMANCE - Couverture souple

ARRABOTU, CHANDRA SHAKER; RAJANI, M.; RAVI CHANDAN, D.

 
9786206245544: MISE EN ŒUVRE D'UNE ARCHITECTURE DE BASE 32 BITS RISC À HAUTE PERFORMANCE
Couverture souple
ISBN 10 : 6206245543 ISBN 13 : 9786206245544
Editeur : Editions Notre Savoir, 2023

Synopsis

Ce livre traite de la conception d'un processeur RISC utilisant une architecture en pipeline. Le pipelining en 5 étapes est utilisé pour améliorer la vitesse des opérations. Les 5 étapes sont la récupération, le décodage, l'exécution, la mémoire et la réécriture. Le processus de conception comprend diverses techniques de faible consommation au niveau architectural, ce qui prouve que ces méthodes sont plus efficaces que les techniques de réduction de la consommation au niveau du back-end. Les processeurs embarqués à faible consommation sont utilisés dans une grande variété d'applications, notamment les voitures, les téléphones, les appareils photo numériques, les imprimantes et d'autres dispositifs de ce type. La raison de leur large utilisation est qu'ils sont petits, qu'ils n'occupent donc pas beaucoup d'espace et que leur fabrication est rentable. La faible consommation d'énergie permet de réduire la dissipation de chaleur, d'allonger la durée de vie de la batterie et d'augmenter la fiabilité de l'appareil.

Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.

Éditeur
Editions Notre Savoir
Date d'édition
2023
Langue
français
ISBN 10 
6206245543
ISBN 13 
9786206245544
Reliure
Broché
Nombre de pages
80
Coordonnées du fabricant
non disponible
Personne responsable
non disponible