PAP. Etat : New. New Book. Delivered from our UK warehouse in 4 to 14 business days. THIS BOOK IS PRINTED ON DEMAND. Established seller since 2000. N� de r�f. du vendeur L0-9786209230691

Contacter le vendeur

Acheter neuf

EUR 47,51

Exp�dition �EUR 3,80
Exp�dition depuis Royaume-Uni vers Etats-Unis

Quantit� disponible : Plus de 20 disponibles

Ajouter au panier

Image d'archives

Processeur RISC double coeur avec matriel configurable l'aide de VERILOG (Paperback)

Nishant Kumar

Edit� par Editions Notre Savoir, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Paperback

impression � la demande

Vendeur : Grand Eagle Retail, Bensenville, IL, Etats-Unis

�valuation du vendeur 5 sur 5 �toiles

Paperback. Etat : new. Paperback. Cet ouvrage propose la conception et l'architecture d'un processeur double coeur en pipeline a evolutivite dynamique. La methodologie de conception repose sur la fusion des coeurs de deux processeurs, ou deux coeurs independants peuvent se transformer dynamiquement en une unite de traitement plus grande, ou etre utilises comme elements de traitement distincts pour atteindre des performances sequentielles et paralleles elevees. Le processeur offre deux modes d'execution. Le mode 1 est un mode multiprogrammation pour l'execution de flux d'instructions de faible largeur de donnees, c'est-a-dire que chaque coeur peut effectuer des operations 16 bits individuellement. Les performances sont ameliorees dans ce mode grace a l'execution parallele des instructions dans les deux coeurs, au detriment de l'espace. Dans le mode 2, les deux coeurs de traitement sont couples et se comportent comme une seule unite de traitement a largeur de donnees elevee, c'est-a-dire qu'ils peuvent effectuer des operations 32 bits. Une communication supplementaire entre les coeurs est necessaire pour mettre en oeuvre ce mode. Le mode peut changer de maniere dynamique; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la verification du processeur ont ete realisees avec succes a l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a ete verifie a la fois en simulation et en synthese a l'aide de programmes de test. This item is printed on demand. Shipping may be from multiple locations in the US or from the UK, depending on stock availability. N� de r�f. du vendeur 9786209230691

Contacter le vendeur

Acheter neuf

EUR 57,52

Livraison gratuite
Exp�dition nationale�: Etats-Unis

Quantit� disponible : 1 disponible(s)

Ajouter au panier

Image d'archives

Processeur RISC double c�ur avec mat�riel configurable � l'aide de VERILOG

Nishant Kumar

Edit� par Editions Notre Savoir Nov 2025, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Taschenbuch

impression � la demande

Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne

�valuation du vendeur 5 sur 5 �toiles

Taschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Franz�sisch. N� de r�f. du vendeur 9786209230691

Contacter le vendeur

Acheter neuf

EUR 39,90

Exp�dition �EUR 23
Exp�dition depuis Allemagne vers Etats-Unis

Quantit� disponible : 2 disponible(s)

Ajouter au panier

Image d'archives

Processeur RISC double coeur avec mat?riel configurable ? l'aide de VERILOG

Kumar, Nishant; Aggrawal, Ekta

Edit� par Editions Notre Savoir, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Couverture souple

Vendeur : Books Puddle, New York, NY, Etats-Unis

�valuation du vendeur 4 sur 5 �toiles

Etat : New. N� de r�f. du vendeur 26405255718

Contacter le vendeur

Acheter neuf

EUR 76,02

Exp�dition �EUR 3,44
Exp�dition nationale�: Etats-Unis

Quantit� disponible : 4 disponible(s)

Ajouter au panier

Image d'archives

Processeur RISC double coeur avec mat?riel configurable ? l'aide de VERILOG

Kumar, Nishant; Aggrawal, Ekta

Edit� par Editions Notre Savoir, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Couverture souple

impression � la demande

Vendeur : Majestic Books, Hounslow, Royaume-Uni

�valuation du vendeur 4 sur 5 �toiles

Etat : New. Print on Demand. N� de r�f. du vendeur 407898617

Contacter le vendeur

Acheter neuf

EUR 71,98

Exp�dition �EUR 7,51
Exp�dition depuis Royaume-Uni vers Etats-Unis

Quantit� disponible : 4 disponible(s)

Ajouter au panier

Image d'archives

Processeur RISC double coeur avec mat?riel configurable ? l'aide de VERILOG

Kumar, Nishant; Aggrawal, Ekta

Edit� par Editions Notre Savoir, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Couverture souple

impression � la demande

Vendeur : Biblios, Frankfurt am main, HESSE, Allemagne

�valuation du vendeur 4 sur 5 �toiles

Etat : New. PRINT ON DEMAND. N� de r�f. du vendeur 18405255724

Contacter le vendeur

Acheter neuf

EUR 72,98

Exp�dition �EUR 9,95
Exp�dition depuis Allemagne vers Etats-Unis

Quantit� disponible : 4 disponible(s)

Ajouter au panier

Image d'archives

Processeur RISC double coeur avec matriel configurable l'aide de VERILOG (Paperback)

Nishant Kumar

Edit� par Editions Notre Savoir, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Paperback

impression � la demande

Vendeur : CitiRetail, Stevenage, Royaume-Uni

�valuation du vendeur 5 sur 5 �toiles

Paperback. Etat : new. Paperback. Cet ouvrage propose la conception et l'architecture d'un processeur double coeur en pipeline a evolutivite dynamique. La methodologie de conception repose sur la fusion des coeurs de deux processeurs, ou deux coeurs independants peuvent se transformer dynamiquement en une unite de traitement plus grande, ou etre utilises comme elements de traitement distincts pour atteindre des performances sequentielles et paralleles elevees. Le processeur offre deux modes d'execution. Le mode 1 est un mode multiprogrammation pour l'execution de flux d'instructions de faible largeur de donnees, c'est-a-dire que chaque coeur peut effectuer des operations 16 bits individuellement. Les performances sont ameliorees dans ce mode grace a l'execution parallele des instructions dans les deux coeurs, au detriment de l'espace. Dans le mode 2, les deux coeurs de traitement sont couples et se comportent comme une seule unite de traitement a largeur de donnees elevee, c'est-a-dire qu'ils peuvent effectuer des operations 32 bits. Une communication supplementaire entre les coeurs est necessaire pour mettre en oeuvre ce mode. Le mode peut changer de maniere dynamique; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la verification du processeur ont ete realisees avec succes a l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a ete verifie a la fois en simulation et en synthese a l'aide de programmes de test. This item is printed on demand. Shipping may be from our UK warehouse or from our Australian or US warehouses, depending on stock availability. N� de r�f. du vendeur 9786209230691

Contacter le vendeur

Acheter neuf

EUR 52,37

Exp�dition �EUR 42,77
Exp�dition depuis Royaume-Uni vers Etats-Unis

Quantit� disponible : 1 disponible(s)

Ajouter au panier

Image fournie par le vendeur

Processeur RISC double c�ur avec mat�riel configurable � l'aide de VERILOG

Nishant Kumar

Edit� par Editions Notre Savoir Nov 2025, 2025

ISBN 10 : 6209230695 ISBN 13 : 9786209230691

Neuf Taschenbuch

impression � la demande

Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne

�valuation du vendeur 5 sur 5 �toiles

Taschenbuch. Etat : Neu. This item is printed on demand - Print on Demand Titel. Neuware -Cet ouvrage propose la conception et l'architecture d'un processeur double cur en pipeline � �volutivit� dynamique. La m�thodologie de conception repose sur la fusion des curs de deux processeurs, o� deux curs ind�pendants peuvent se transformer dynamiquement en une unit� de traitement plus grande, ou �tre utilis�s comme �l�ments de traitement distincts pour atteindre des performances s�quentielles et parall�les �lev�es. Le processeur offre deux modes d'ex�cution. Le mode 1 est un mode multiprogrammation pour l'ex�cution de flux d'instructions de faible largeur de donn�es, c'est-�-dire que chaque cur peut effectuer des op�rations 16 bits individuellement. Les performances sont am�lior�es dans ce mode gr�ce � l'ex�cution parall�le des instructions dans les deux curs, au d�triment de l'espace. Dans le mode 2, les deux curs de traitement sont coupl�s et se comportent comme une seule unit� de traitement � largeur de donn�es �lev�e, c'est-�-dire qu'ils peuvent effectuer des op�rations 32 bits. Une communication suppl�mentaire entre les curs est n�cessaire pour mettre en uvre ce mode. Le mode peut changer de mani�re dynamique ; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la v�rification du processeur ont �t� r�alis�es avec succ�s � l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a �t� v�rifi� � la fois en simulation et en synth�se � l'aide de programmes de test.VDM Verlag, Dudweiler Landstra�e 99, 66123 Saarbr�cken 68 pp. Franz�sisch. N� de r�f. du vendeur 9786209230691

Contacter le vendeur

Acheter neuf

EUR 39,90

Exp�dition �EUR 60
Exp�dition depuis Allemagne vers Etats-Unis

Quantit� disponible : 1 disponible(s)

Ajouter au panier

There are 3 autres exemplaires de ce livre sont disponibles

Afficher tous les r�sultats pour ce livre