Logic Synthesis and SOC Prototyping: RTL Design using VHDL - Couverture souple

Taraate, Vaibbhav

 
9789811513152: Logic Synthesis and SOC Prototyping: RTL Design using VHDL

L'édition de cet ISBN n'est malheureusement plus disponible.

Synopsis

Introduction.- ASIC Design and SOC prototype.- Design using VHDL & Guidelines.- Design using VHDL & Guidelines.- Design and Verification Strategies.- VHDL Design and RTL Tweaks.- ASIC Synthesis and Design Constraints.- Design optimization.- Design optimization.- FPGA for SOC Prototype.- Prototype using Single and Multiple FPGA.  

Les informations fournies dans la section « Synopsis » peuvent faire référence à une autre édition de ce titre.

Autres éditions populaires du même titre

9789811513138: Logic Synthesis and SOC Prototyping: RTL Design Using VHDL

Edition présentée

ISBN 10 :  9811513139 ISBN 13 :  9789811513138
Editeur : Springer Verlag, Singapore, 2020
Couverture rigide