Computer Architecture Techniques for Power-Efficiency

Langue : anglais

Edité par Springer International Publishing Jun 2008, 2008

3031005937 / 9783031005930

Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AllemagneBuchWeltWeit Ludwig Meier e.K.

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Livre broché

Etat: Neuf

EUR 37,44

EUR 23,00 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 2 disponibles

Ajouter au panier
Retours gratuits sous 30 jours

A propos de cet article

This item is printed on demand - it takes 3-4 days longer - Neuware -In the last few years, power dissipation has become an important design constraint, on par with performance, in the design of new computer systems. Whereas in the past, the primary job of the computer architect was to translate improvements in operating frequency and transistor count into performance, now power efficiency must be taken into account at every step of the design process. While for some time, architects have been successful in delivering 40% to 50% annual improvement in processor performance, costs that were previously brushed aside eventually caught up. The most critical of these costs is the inexorable increase in power dissipation and power density in processors. Power dissipation issues have catalyzed new topic areas in computer architecture, resulting in a substantial body of work on more power-efficient architectures. Power dissipation coupled with diminishing performance gains, was also the main cause for the switch from single-core to multi-core architectures and a slowdown in frequency increase. This book aims to document some of the most important architectural techniques that were invented, proposed, and applied to reduce both dynamic power and static power dissipation in processors and memory hierarchies. A significant number of techniques have been proposed for a wide range of situations and this book synthesizes those techniques by focusing on their common characteristics. Table of Contents: Introduction / Modeling, Simulation, and Measurement / Using Voltage and Frequency Adjustments to Manage Dynamic Power / Optimizing Capacitance and Switching Activity to Reduce Dynamic Power / Managing Static (Leakage) Power / Conclusions 220 pp. Englisch.…

N° de réf. du vendeur 9783031005930

Titre
Computer Architecture Techniques for Power-Efficiency
Auteur
Margaret Martonosi
Éditeur
Springer International Publishing Jun 2008
Année de publication
2008
État de l'article
Neu
Reliure
Taschenbuch
Langue
anglais
ISBN à 10 chiffres
3031005937
ISBN à 13 chiffres
9783031005930
Poids de l'article
420 grammes
Dimensions
235x191x13 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Frais d'expédition de Allemagne vers Etats-Unis

Article5 à 15 jours ouvrés5 à 15 jours ouvrés
Premier articleEUR 23,00EUR 23,00
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal
  • Virement bancaire

Profil professionnel du vendeur

BuchWeltWeit Ludwig Meier e.K.

Allemagne