Designing Network On-Chip Architectures in the Nanoscale Era

Langue : anglais

Edité par Chapman and Hall/CRC, 2010

1439837104 / 9781439837108

Série : Livre 9 sur 27 - Chapman & Hall/CRC Computational Science

Vendeur : Home-set, Mannheim, AllemagneHome-set

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 13 avril 2026

Livre relié

Etat: Neuf

EUR 314,00

EUR 58,85 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 2 disponibles

Ajouter au panier
Retours gratuits sous 30 jours

A propos de cet article

Going beyond isolated research ideas and design experiences, Designing Network On-Chip Architectures in the Nanoscale Era covers the foundations and design methods of network on-chip (NoC) technology. The contributors draw on their own lessons learned to provide strong practical guidance on various design issues.Exploring the design process of the network, the first part of the book focuses on basic aspects of switch architecture and design, topology selection, and routing implementation. In the second part, contributors discuss their experiences in the industry, offering a roadmap to recent products. They describe Tilera's TILE family of multicore processors, novel Intel products and research prototypes, and the TRIPS operand network (OPN). The last part reveals state-of-the-art solutions to hardware-related issues and explains how to efficiently implement the programming model at the network interface. In the appendix, the microarchitectural details of two switch architectures targeting multiprocessor system-on-chips (MPSoCs) and chip multiprocessors (CMPs) can be used as an experimental platform for running tests.A stepping stone to the evolution of future chip architectures, this volume provides a how-to guide for designers of current NoCs as well as designers involved with 2015 computing platforms. It cohesively brings together fundamental design issues, alternative design paradigms and techniques, and the main design tradeoffs-consistently focusing on topics most pertinent to real-world NoC designers. Sprache: Englisch Gewicht in Gramm: 904.…

Titre
Designing Network On-Chip Architectures in the Nanoscale Era
Éditeur
Chapman and Hall/CRC
Année de publication
2010
État de l'article
Neu
Reliure
Gebundene Ausgabe
Langue
anglais
ISBN à 10 chiffres
1439837104
ISBN à 13 chiffres
9781439837108
Poids de l'article
904 grammes
Série
Livre 9 sur 27: Chapman & Hall/CRC Computational Science

Home-set

Mannheim, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 13 avril 2026

Frais d'expédition de Allemagne vers Etats-Unis

Article10 à 12 jours ouvrés8 à 10 jours ouvrés
Premier articleEUR 58,85EUR 88,56
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque

Spécialité

Buch

Profil professionnel du vendeur

Home-set

Allemagne