Layout Minimization of CMOS Cells

Langue : anglais

Edité par Springer, Springer Okt 1991, 1991

0792391829 / 9780792391821

Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagnebuchversandmimpf2000

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 23 janvier 2017

Afficher les articles de ce vendeur
Livre relié

Etat: Neuf

EUR 106,99

EUR 60,00 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 1 disponible(s)

Ajouter au panier
Retours gratuits sous 30 jours

Item description from seller

This item is printed on demand - Print on Demand Titel. Neuware -The layout of an integrated circuit (lC) is the process of assigning geometric shape, size and position to the components (transistors and connections) used in its fabrication. Since the number of components in modem ICs is enormous, computer aided-design (CAD) programs are required to automate the difficult layout process. Prior CAD methods are inexact or limited in scope, and produce layouts whose area, and consequently manufacturing costs, are larger than necessary. This book addresses the problem of minimizing exactly the layout area of an important class of basic IC structures called CMOS cells. First, we precisely define the possible goals in area minimization for such cells, namely width and height minimization, with allowance for area-reducing reordering of transistors. We reformulate the layout problem in terms of a graph model and develop new graph-theoretic concepts that completely characterize the fundamental area minimization problems for series-parallel and nonseries-parallel circuits. These concepts lead to practical algorithms that solve all the basic layout minimization problems exactly, both for a single cell and for a one-dimensional array of such cells. Although a few of these layout problems have been solved or partially solved previously, we present here the first complete solutions to all the problems of interest.Springer-Verlag KG, Sachsenplatz 4-6, 1201 Wien 188 pp. Englisch.

N° de réf. du vendeur 9780792391821

Titre
Layout Minimization of CMOS Cells
Auteur
Robert L. Maziasz
Éditeur
Springer, Springer Okt 1991
Année de publication
1991
État de l'article
Neu
Reliure
Buch
Langue
anglais
ISBN à 10 chiffres
0792391829
ISBN à 13 chiffres
9780792391821
Poids de l'article
453 grammes
Dimensions
241x160x15 mm

buchversandmimpf2000

Emtmannsberg, BAYE, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 23 janvier 2017

Frais d'expédition de Allemagne vers Etats-Unis

Article60 à 60 jours ouvrés60 à 60 jours ouvrés
Premier articleEUR 60,00EUR 75,00
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal

Description de la boutique

Impressum Thorsten Retsch Buchversand Mimpf2000 Oberölschnitz 16 95517 Emtmannsberg Deutschland Telefon: 09209-2023188 Email: mimpf2000@online.de USt-ID-Nr.: DE 235096871 Wir führen gebrauchte Bücher aus allen Sparten der Literatur

Spécialité

Modernes Antiquariat - Bücher von 1960 bis heute

Profil professionnel du vendeur

buchversandmimpf2000

Allemagne