Loop Tiling for Parallelism

Langue : anglais

Edité par Springer US Aug 2000, 2000

0792379330 / 9780792379331

Série : Livre 132 sur 260 - The Springer International Series in Engineering and Computer Science

Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AllemagneBuchWeltWeit Ludwig Meier e.K.

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Livre relié

Etat: Neuf

EUR 160,49

EUR 23,00 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 2 disponibles

Ajouter au panier
Retours gratuits sous 30 jours

A propos de cet article

This item is printed on demand - it takes 3-4 days longer - Neuware -Loop tiling, as one of the most important compiler optimizations, is beneficial for both parallel machines and uniprocessors with a memory hierarchy. This book explores the use of loop tiling for reducing communication cost and improving parallelism for distributed memory machines. The author provides mathematical foundations, investigates loop permutability in the framework of nonsingular loop transformations, discusses the necessary machineries required, and presents state-of-the-art results for finding communication- and time-minimal tiling choices. Throughout the book, theorems and algorithms are illustrated with numerous examples and diagrams. The techniques presented in Loop Tiling for Parallelism can be adapted to work for a cluster of workstations, and are also directly applicable to shared-memory machines once the machines are modeled as BSP (Bulk Synchronous Parallel) machines. Features and key topics: Detailed review of the mathematical foundations, including convex polyhedra and cones; Self-contained treatment of nonsingular loop transformations, code generation, and full loop permutability; Tiling loop nests by rectangles and parallelepipeds, including their mathematical definition, dependence analysis, legality test, and code generation; A complete suite of techniques for generating SPMD code for a tiled loop nest; Up-to-date results on tile size and shape selection for reducing communication and improving parallelism; End-of-chapter references for further reading. Researchers and practitioners involved in optimizing compilers and students in advanced computer architecture studies will find this a lucid and well-presented reference work with numerous citations to original sources. 280 pp. Englisch. …

N° de réf. du vendeur 9780792379331

Titre
Loop Tiling for Parallelism
Auteur
Jingling Xue
Éditeur
Springer US Aug 2000
Année de publication
2000
État de l'article
Neu
Reliure
Buch
Langue
anglais
ISBN à 10 chiffres
0792379330
ISBN à 13 chiffres
9780792379331
Poids de l'article
588 grammes
Dimensions
241x160x20 mm
Série
Livre 132 sur 260: The Springer International Series in Engineering and Computer Science

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Frais d'expédition de Allemagne vers Etats-Unis

Article5 à 15 jours ouvrés5 à 15 jours ouvrés
Premier articleEUR 23,00EUR 23,00
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal
  • Virement bancaire

Profil professionnel du vendeur

BuchWeltWeit Ludwig Meier e.K.

Allemagne