Low-Power Deep Sub-Micron CMOS Logic

Langue : anglais

Edité par Springer US, Humana Jul 2012, 2012

1475710577 / 9781475710571

Série : Livre 108 sur 260 - The Springer International Series in Engineering and Computer Science

Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AllemagneBuchWeltWeit Ludwig Meier e.K.

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Livre broché

Etat: Neuf

EUR 53,49

EUR 23,00 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 2 disponibles

Ajouter au panier
Retours gratuits sous 30 jours

A propos de cet article

This item is printed on demand - it takes 3-4 days longer - Neuware -1. 1 Power-dissipation trends in CMOS circuits Shrinking device geometry, growing chip area and increased data-processing speed performance are technological trends in the integrated circuit industry to enlarge chip functionality. Already in 1965 Gordon Moore predicted that the total number of devices on a chip would double every year until the 1970s and every 24 months in the 1980s. This prediction is widely known as 'Moore's Law' and eventually culminated in the Semiconductor Industry Association (SIA) technology road map [1]. The SIA road map has been a guide for the in dustry leading them to continued wafer and die size growth, increased transistor density and operating frequencies, and defect density reduction. To mention a few numbers; the die size increased 7% per year, the smallest feature sizes decreased 30% and the operating frequencies doubled every two years. As a consequence of these trends both the number of transistors and the power dissi pation per unit area increase.In the near future the maximum power dissipation per unit area will be reached. Down-scaling of the supply voltage is not only the most effective way to reduce power dissipation in general it also is a necessary precondition to ensure device reliability by reducing electrical fields and device temperature, to prevent device degradation. A draw-back of this solution is an increased signal propa gation delay, which results in a lower data-processing speed performance. 172 pp. Englisch.…

N° de réf. du vendeur 9781475710571

Titre
Low-Power Deep Sub-Micron CMOS Logic
Auteur
P. van der Meer
Éditeur
Springer US, Humana Jul 2012
Année de publication
2012
État de l'article
Neu
Reliure
Taschenbuch
Langue
anglais
ISBN à 10 chiffres
1475710577
ISBN à 13 chiffres
9781475710571
Poids de l'article
271 grammes
Dimensions
235x155x10 mm
Série
Livre 108 sur 260: The Springer International Series in Engineering and Computer Science

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Frais d'expédition de Allemagne vers Etats-Unis

Article5 à 15 jours ouvrés5 à 15 jours ouvrés
Premier articleEUR 23,00EUR 23,00
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal
  • Virement bancaire

Profil professionnel du vendeur

BuchWeltWeit Ludwig Meier e.K.

Allemagne