Optimal VLSI Architectural Synthesis : Area, Performance and Testability

Langue : anglais

Edité par Springer Us Okt 1991, 1991

079239223X / 9780792392231

Vendeur : AHA-BUCH GmbH, Einbeck, AllemagneAHA-BUCH GmbH

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 14 août 2006

Livre relié

Etat: Neuf

EUR 240,04

EUR 35,00 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 2 disponibles

Ajouter au panier
Retours gratuits sous 30 jours

A propos de cet article

Neuware - Although research in architectural synthesis has been conducted for over ten years it has had very little impact on industry. This in our view is due to the inability of current architectural synthesizers to provide area-delay competitive (or 'optimal') architectures, that will support interfaces to analog, asynchronous, and other complex processes. They also fail to incorporate testability. The OASIC (optimal architectural synthesis with interface constraints) architectural synthesizer and the CATREE (computer aided trees) synthesizer demonstrate how these problems can be solved. Traditionally architectural synthesis is viewed as NP hard and there fore most research has involved heuristics. OASIC demonstrates by using an IP approach (using polyhedral analysis), that most input algo rithms can be synthesized very fast into globally optimal architectures. Since a mathematical model is used, complex interface constraints can easily be incorporated and solved. Research in test incorporation has in general been separate from syn thesis research. This is due to the fact that traditional test research has been at the gate or lower level of design representation. Nevertheless as technologies scale down, and complexity of design scales up, the push for reducing testing times is increased. On way to deal with this is to incorporate test strategies early in the design process. The second half of this text examines an approach for integrating architectural synthesis with test incorporation. Research showed that test must be considered during synthesis to provide good architectural solutions which minimize Xlll area delay cost functions.…

N° de réf. du vendeur 9780792392231

Titre
Optimal VLSI Architectural Synthesis : Area, Performance and Testability
Auteur
Mohamed I Elmasry
Éditeur
Springer Us Okt 1991
Année de publication
1991
État de l'article
Neu
Reliure
Buch
Langue
anglais
ISBN à 10 chiffres
079239223X
ISBN à 13 chiffres
9780792392231
Poids de l'article
627 grammes
Dimensions
241x160x23 mm

AHA-BUCH GmbH

Einbeck, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 14 août 2006

Frais d'expédition de Allemagne vers Etats-Unis

Article7 à 10 jours ouvrés5 à 7 jours ouvrés
Premier articleEUR 35,00EUR 45,00
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal
  • Virement bancaire

Description de la boutique

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Spécialité

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Profil professionnel du vendeur

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Allemagne 37574