Performance et analyse de l'exécution hors ordre des tâches dans les MPSoCs (French Edition)

Prasath R, Arun; Kumar P, Ganesh

ISBN 10: 6208353823 / ISBN 13: 9786208353827

Edité par Editions Notre Savoir, 2024

A propos de cet article

N° de réf. du vendeur I-9786208353827

Détails bibliographiques

• Titre: Performance et analyse de l'exécution hors ordre des tâches dans les MPSoCs (French Edition)
• Éditeur: Editions Notre Savoir
• Date de parution: 2024
• Langue: français
• ISBN à 10 chiffres: 6208353823
• ISBN à 13 chiffres: 9786208353827
• Reliure: Couverture souple
• État de l'article: New

A propos de ce titre

Synopsis

La structure de communication inter-sous-systèmes peut être optimisée au début du processus de conception en utilisant des modèles de simulation à trois niveaux d'abstraction différents. Cette méthode d'exploration permet d'éviter certains cas de boucles de conception. Avec l'étude de cas Motion-JPEG, nous illustrons l'ensemble du processus d'exploration de la communication étape par étape. Les résultats expérimentaux montrent que, par rapport à la simulation précise du cycle, la communication inter-systèmes peut être bien optimisée et évaluée à des niveaux d'abstraction plus élevés. Dans ce projet, une solution pour un problème de classification est utilisée pour optimiser l'affectation des paquets à différents chemins de données au sein d'un système sur puce (SoC) de processeur de réseau. Sur la base d'une spécification du cas d'utilisation de notre classificateur, il dérive l'algorithme de graphe de décision hétérogène (HDGA), une approche heuristique pour construire un classificateur d'arbre de décision qui intègre des résultats de recherche externes pour certains types de règles. Évaluation de divers paramètres pour optimiser l'arbre de décision proposé et présentation de résultats de simulation pour montrer l'évolutivité de l'HDGA pour des tailles de problèmes typiques. Ce projet se termine par les résultats d'une implémentation sur notre plateforme FPGA.