Réduction du temps de test pendant la conception pour la testabilité

Langue : français

Edité par Editions Notre Savoir Jan 2022, 2022

6204420224 / 9786204420226

Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AllemagneBuchWeltWeit Ludwig Meier e.K.

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Afficher les articles de ce vendeur
Livre broché

Etat: Neuf

EUR 43,90

EUR 23,00 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 2 disponible(s)

Ajouter au panier
Retours gratuits sous 30 jours

Item description from seller

This item is printed on demand - it takes 3-4 days longer - Neuware -Comme la technologie VLSI se réduit continuellement à des noeuds technologiques inférieurs, nous avons besoin de techniques de test efficaces. Aujourd'hui, la fiabilité et la testabilité sont deux paramètres importants dans la conception VLSI. La réduction du temps de test est un défi majeur pour le DFT (ou test) basé sur le balayage, la séquence qui, lorsqu'elle est appliquée à un circuit numérique, permet à l'équipement de test automatique de distinguer le comportement correct du circuit du comportement défectueux du circuit causé par des défauts. Aujourd'hui, les machines ATE sont des machines très coûteuses, c'est-à-dire que (i) plus le nombre de motifs de test est élevé, plus le temps d'exécution est long, ce qui entraîne une augmentation des coûts. (ii) plus d'architecture de données pour un test rentable. Ainsi, un plus grand volume de motifs nécessitera une plus grande capacité de stockage. Un volume de motifs plus important nécessite également plus de temps pour l'opération de balayage dans l'objet sous test. Le compilateur DFT de Synopsys est utilisé pour générer le modèle de balayage vérifié. L'outil ATPG génère des vecteurs qui peuvent détecter le volume nécessitant plus de mémoire pour le stocker, ce qui entraînera un coût plus élevé. L'outil ATPG génère ensuite un rapport statistique qui nous donne des informations sur les catégories de défauts que nous devons interpréter pour déboguer les problèmes de couverture. L'amélioration du temps de test en réorganisant les cellules de balayage est le principal objectif. 60 pp. Französisch.

N° de réf. du vendeur 9786204420226

Titre
Réduction du temps de test pendant la conception pour la testabilité
Auteur
Yogeshkumar Parmar
Éditeur
Editions Notre Savoir Jan 2022
Année de publication
2022
État de l'article
Neu
Reliure
Taschenbuch
Langue
français
ISBN à 10 chiffres
6204420224
ISBN à 13 chiffres
9786204420226
Poids de l'article
107 grammes
Dimensions
220x150x4 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 11 janvier 2012

Frais d'expédition de Allemagne vers Etats-Unis

Article5 à 15 jours ouvrés5 à 15 jours ouvrés
Premier articleEUR 23,00EUR 23,00
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal
  • Virement bancaire

Profil professionnel du vendeur

BuchWeltWeit Ludwig Meier e.K.

Allemagne