Reduzierung der Testzeit während des Designs für Testbarkeit : ASIC-Entwurf

Langue : allemand

Edité par Verlag Unser Wissen, 2022

6204420178 / 9786204420172

Vendeur : AHA-BUCH GmbH, Einbeck, AllemagneAHA-BUCH GmbH

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 14 août 2006

Afficher les articles de ce vendeur
Livre broché

Etat: Neuf

EUR 43,90

EUR 60,51 expédition 
Expédition depuis Allemagne vers Etats-Unis

Quantité disponible : 1 disponible(s)

Ajouter au panier
Retours gratuits sous 30 jours

Item description from seller

nach der Bestellung gedruckt Neuware - Printed after ordering - Da die VLSI-Technologie ständig auf kleinere Technologieknoten schrumpft, benötigen wir eine effiziente Testtechnik. Zuverlässigkeit und Testbarkeit sind die wichtigsten Parameter beim heutigen VLSI-Design. Die Verkürzung der Testzeit ist eine große Herausforderung bei der scanbasierten DFT (oder dem Test), da die Sequenz, wenn sie auf eine digitale Schaltung angewendet wird, es automatischen Testgeräten ermöglicht, zwischen dem korrekten Schaltungsverhalten und dem fehlerhaften Schaltungsverhalten zu unterscheiden, das durch Defekte verursacht wird. ATE-Maschinen sind sehr teuer, d.h. (i) eine größere Anzahl von Testmustern erfordert mehr Zeit für die Ausführung, was zu höheren Kosten führt. (ii) mehr Datenarchitektur für kosteneffektive Tests. Ein größeres Mustervolumen erfordert also mehr Speicherkapazität. Ein größeres Mustervolumen erfordert auch mehr Zeit für den Scanvorgang im DUT. Der DFT-Compiler von Synopsys wird zur Erstellung des verifizierten Scan-Designs verwendet. Das ATPG-Tool generiert Vektoren, die das Volumen erkennen können, das mehr Speicherplatz benötigt, was wiederum zu höheren Kosten führt. Das ATPG-Tool generiert später einen Statistikbericht, der uns Informationen zur Fehlerkategorie liefert, die wir interpretieren müssen, um Abdeckungsprobleme zu beheben. Hauptaugenmerk liegt auf der Verbesserung der Testzeit durch die Neuanordnung der Scan-Zellen.

N° de réf. du vendeur 9786204420172

Titre
Reduzierung der Testzeit während des Designs für Testbarkeit : ASIC-Entwurf
Auteur
Yogeshkumar Parmar
Éditeur
Verlag Unser Wissen
Année de publication
2022
État de l'article
Neu
Reliure
Taschenbuch
Langue
allemand
ISBN à 10 chiffres
6204420178
ISBN à 13 chiffres
9786204420172
Poids de l'article
102 grammes
Dimensions
220x150x4 mm

AHA-BUCH GmbH

Einbeck, Allemagne

Vendeur avec une évaluation de 5 étoiles

Vendeur AbeBooks depuis 14 août 2006

Frais d'expédition de Allemagne vers Etats-Unis

Article30 à 40 jours ouvrés7 à 14 jours ouvrés
Premier articleEUR 60,51EUR 70,51
Les délais de livraison sont fixés par les vendeurs et varient en fonction du transporteur et du lieu. Les commandes transitant par les douanes peuvent être retardées et les acheteurs sont responsables de tous les droits ou frais associés. Les vendeurs peuvent vous contacter au sujet de frais supplémentaires afin de couvrir toute augmentation des coûts d'expédition de vos articles.

Modes de paiement

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Chèque
  • Paypal
  • Virement bancaire

Description de la boutique

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Spécialité

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Profil professionnel du vendeur

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Allemagne 37574