Diseño digital de SDRAM en Verilog

Abhishek Kumar

ISBN 10: 6205313804 / ISBN 13: 9786205313800

Edité par Ediciones Nuestro Conocimiento, 2022

A propos de cet article

nach der Bestellung gedruckt Neuware - Printed after ordering - Diseñar una memoria dinámica sincrónica de acceso aleatorio (SDRAM) de 8 MB x 16 x 4 Bancos (512 MB) utilizando el lenguaje de descripción de hardware Verilog, que puede utilizarse en cualquier aplicación basada en la memoria. Hoy en día, los ordenadores, así como otros sistemas electrónicos que requieren grandes cantidades de memoria, utilizan DRAMs para la memoria central. Gracias a la exclusiva estructura de celdas de transistores de las DRAM, es posible construir redes de memoria extremadamente densas en un único dispositivo que ocupa un espacio relativamente pequeño. Las DRAM convencionales se controlan de forma asíncrona, lo que obliga al diseñador del sistema a introducir manualmente los estados de espera para cumplir las especificaciones del dispositivo. El tiempo de sincronización depende de la velocidad de la DRAM y es independiente de la velocidad del bus del sistema. Estas limitaciones de la sincronización son las que han llevado al desarrollo de la SDRAM, quees en gran medida una DRAM rápida con una interfaz sincrónica de alta velocidad. Las señales de entrada/salida y del controlador se sincronizan con un reloj externo, lo que pone a disposición del diseñador nuevas opciones. Con la SDRAM se pueden obtener circuitos de interfaz simplificados y un gran ancho de banda de datos en comparación con la DRAM convencional.

N° de réf. du vendeur 9786205313800

Détails bibliographiques

• Titre: Diseño digital de SDRAM en Verilog
• Éditeur: Ediciones Nuestro Conocimiento
• Date de parution: 2022
• Langue: espagnol
• ISBN à 10 chiffres: 6205313804
• ISBN à 13 chiffres: 9786205313800
• Reliure: Taschenbuch
• État de l'article: Neu