Montant total (1 article articles) :
Destination de la commande :
9780123706164 - Verification Techniques for System-Level Design de Fujita, Masahiro; Ghosh, Indradeep; Prasad, Mukul (11 résultats)
Commentaires
Passer aux résultats principaux de la recherche
Filtres de recherche
Type d'article
- Tous les types de produits
- Livres (11)
- Magazines & Périodiques (Aucun autre résultat ne correspond à ces critères)
- Bandes dessinées (Aucun autre résultat ne correspond à ces critères)
- Partitions de musique (Aucun autre résultat ne correspond à ces critères)
- Art, Affiches et Gravures (Aucun autre résultat ne correspond à ces critères)
- Photographies (Aucun autre résultat ne correspond à ces critères)
- Cartes (Aucun autre résultat ne correspond à ces critères)
- Manuscrits & Papiers anciens (Aucun autre résultat ne correspond à ces critères)
Etat En savoir plus
- Neuf (9)
- Comme neuf, Très bon ou Bon (Aucun autre résultat ne correspond à ces critères)
- Assez bon ou satisfaisant (1)
- Moyen ou mauvais (Aucun autre résultat ne correspond à ces critères)
- Conformément à la description (1)
Particularités
- Ed. originale (1)
- Signé (Aucun autre résultat ne correspond à ces critères)
- Jaquette (Aucun autre résultat ne correspond à ces critères)
- Avec images (3)
- Sans impressions à la demande (8)
Langue (1)
Livraison gratuite
- Livraison gratuite à destination de France (Aucun autre résultat ne correspond à ces critères)
Pays
Evaluation du vendeur
-
Verification Techniques for System-Level Design.
Vendeur : Universitätsbuchhandlung Herta Hold GmbH, Berlin, Allemagne
Membre d'association : GIAQ ILAB VDA
Évaluation du vendeur 5 sur 5 étoiles
Edition originale
EUR 17
Autre deviseEUR 10 expédition depuis Allemagne vers FranceQuantité disponible : 1 disponible(s)
Ajouter au panier1st ed. 19 x 23 cm. 256 pages. HC Versand aus Deutschland / We dispatch from Germany via Air Mail. Einband bestoßen, daher Mängelexemplar gestempelt, sonst sehr guter Zustand. Imperfect copy due to slightly bumped cover, apart from this in very good condition. Stamped. Sprache: Englisch.
-
Verification Techniques for System-Level Design
Vendeur : PsychoBabel & Skoob Books, Didcot, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 30,80
Autre deviseEUR 7,44 expédition depuis Royaume-Uni vers FranceQuantité disponible : 1 disponible(s)
Ajouter au panierhardcover. Etat : Very Good. Etat de la jaquette : No Dust Jacket. Name from previous owner on FEP. No dust jacket. Binding is very well preserved, pages are clean and crisp, and printing is tight, clean and bright throughout. MB. Used.
-
Verification Techniques for System-Level Design (Systems on Silicon)
Edité par Morgan Kaufmann 2007-12-28, 2007
ISBN 10 : 0123706165 ISBN 13 : 9780123706164
Langue: anglais
Vendeur : Chiron Media, Wallingford, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 63,22
Autre deviseEUR 10,87 expédition depuis Royaume-Uni vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierHardcover. Etat : New.
-
Verification Techniques for System-level Design
Vendeur : Revaluation Books, Exeter, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 71,10
Autre deviseEUR 11,45 expédition depuis Royaume-Uni vers FranceQuantité disponible : 2 disponible(s)
Ajouter au panierHardcover. Etat : Brand New. 1st edition. 256 pages. 9.50x7.50x1.00 inches. In Stock.
-
Verification Techniques for System-Level Design
Vendeur : Majestic Books, Hounslow, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 74,54
Autre deviseEUR 10,14 expédition depuis Royaume-Uni vers FranceQuantité disponible : 3 disponible(s)
Ajouter au panierEtat : New. pp. viii + 240 Illus.
-
Verification Techniques for System-Level Design
Edité par Elsevier Science & Technology, 2007
ISBN 10 : 0123706165 ISBN 13 : 9780123706164
Langue: anglais
Vendeur : THE SAINT BOOKSTORE, Southport, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 77,63
Autre deviseEUR 8,22 expédition depuis Royaume-Uni vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierHardback. Etat : New. New copy - Usually dispatched within 4 working days. 697.
-
Verification Techniques for System-Level Design
Vendeur : Books Puddle, New York, NY, Etats-Unis
Évaluation du vendeur 4 sur 5 étoiles
EUR 85,15
Autre deviseEUR 7,67 expédition depuis Etats-Unis vers FranceQuantité disponible : 3 disponible(s)
Ajouter au panierEtat : New. pp. viii + 240.
-
Verification Techniques for System-Level Design
Vendeur : Biblios, Frankfurt am main, HESSE, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 86,78
Autre deviseEUR 7,95 expédition depuis Allemagne vers FranceQuantité disponible : 3 disponible(s)
Ajouter au panierEtat : New. pp. viii + 240.
-
Verification Techniques for System-Level Design
Edité par Elsevier Science Nov 2007, 2007
ISBN 10 : 0123706165 ISBN 13 : 9780123706164
Langue: anglais
Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 62,90
Autre deviseEUR 11 expédition depuis Allemagne vers FranceQuantité disponible : 2 disponible(s)
Ajouter au panierBuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -This book will explain how to verify SoC (Systems on Chip) logic designs using 'formal? and 'semiformal? verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correctness of SoC designs (as in 'functional? verification), but many subtle design errors cannot be caught by simulation. Recently, formal verification, giving mathematical proof of the correctness of designs, has been gaining popularity.For higher design productivity, it is essential to debug designs as early as possible, which this book facilitates. This book covers all aspects of high-level formal and semiformal verification techniques for system level designs. . First book that covers all aspects of formal and semiformal, high-level (higher than RTL) design verification targeting SoC designs. Formal verification of high-level designs (RTL or higher). Verification techniques are discussed with associated system-level design methodology. 256 pp. Englisch.
-
Verification Techniques for System-Level Design
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 68,71
Autre deviseEUR 10,99 expédition depuis Allemagne vers FranceQuantité disponible : 2 disponible(s)
Ajouter au panierBuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - This book will explain how to verify SoC (Systems on Chip) logic designs using 'formal? and 'semiformal? verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correctness of SoC designs (as in 'functional? verification), but many subtle design errors cannot be caught by simulation. Recently, formal verification, giving mathematical proof of the correctness of designs, has been gaining popularity.For higher design productivity, it is essential to debug designs as early as possible, which this book facilitates. This book covers all aspects of high-level formal and semiformal verification techniques for system level designs.
-
Verification Techniques for System-Level Design
Vendeur : Brook Bookstore On Demand, Napoli, NA, Italie
Évaluation du vendeur 5 sur 5 étoiles
EUR 71,92
Autre deviseEUR 40 expédition depuis Italie vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : new. Questo è un articolo print on demand.
