Montant total (1 article articles) :
Destination de la commande :
hierarchical modeling vlsi circuit de bhattacharya debashis (17 résultats)
Commentaires
Passer aux résultats principaux de la recherche
Filtres de recherche
Type d'article
- Tous les types de produits
- Livres (17)
- Magazines & Périodiques (Aucun autre résultat ne correspond à ces critères)
- Bandes dessinées (Aucun autre résultat ne correspond à ces critères)
- Partitions de musique (Aucun autre résultat ne correspond à ces critères)
- Art, Affiches et Gravures (Aucun autre résultat ne correspond à ces critères)
- Photographies (Aucun autre résultat ne correspond à ces critères)
- Cartes (Aucun autre résultat ne correspond à ces critères)
- Manuscrits & Papiers anciens (Aucun autre résultat ne correspond à ces critères)
Particularités
- Ed. originale (Aucun autre résultat ne correspond à ces critères)
- Signé (Aucun autre résultat ne correspond à ces critères)
- Jaquette (Aucun autre résultat ne correspond à ces critères)
- Avec images (6)
- Sans impressions à la demande (12)
Langue (2)
Livraison gratuite
- Livraison gratuite à destination de Etats-Unis (Aucun autre résultat ne correspond à ces critères)
Pays
Evaluation du vendeur
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Vendeur : Goodwill of Silicon Valley, SAN JOSE, CA, Etats-Unis
Évaluation du vendeur 4 sur 5 étoiles
EUR 6,68
Autre deviseEUR 3,57 expédition vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierEtat : very_good. Supports Goodwill of Silicon Valley job training programs. The cover and pages are in very good condition! The cover and any other included accessories are also in very good condition showing some minor use. The spine is straight, there are no rips tears or creases on the cover or the pages.
-
Hierarchical Modeling for VLSI Circuit Testing (The Kluwer International Series in Engineering and Computer Science)
Vendeur : Antiquariat Bookfarm, Löbnitz, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 42,10
Autre deviseEUR 40 expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierHardcover. 1990. 160 Seiten Ehem. Bibliotheksexemplar mit üblichen Merkmalen wie Signatur und Stempel. Moderate Lager- und Gebrauchsspuren. Text bis auf selten mögliche Anstreichungen sauber. Insgesamt guter Zustand. Sprache: englisch. Ex library book with stamps and signature. Slight signs of use. Good condition. Language: english. 9780792390589 Sprache: Englisch Gewicht in Gramm: 939.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Vendeur : BOOKWEST, Phoenix, AZ, Etats-Unis
Évaluation du vendeur 2 sur 5 étoiles
EUR 80,08
Autre deviseEUR 4,46 expédition vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierHardcover. Etat : New. US SELLER SHIPS FAST FROM USA.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science)
Vendeur : Lucky's Textbooks, Dallas, TX, Etats-Unis
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,84
Autre deviseEUR 3,57 expédition vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Vendeur : Lucky's Textbooks, Dallas, TX, Etats-Unis
Évaluation du vendeur 5 sur 5 étoiles
EUR 107,19
Autre deviseEUR 3,57 expédition vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Vendeur : Ria Christie Collections, Uxbridge, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 119,56
Autre deviseEUR 14,25 expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. In.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science)
Vendeur : Ria Christie Collections, Uxbridge, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 119,56
Autre deviseEUR 14,25 expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. In.
-
Hierarchical Modeling for VLSI Circuit Testing
Vendeur : Books Puddle, New York, NY, Etats-Unis
Évaluation du vendeur 4 sur 5 étoiles
EUR 157,85
Autre deviseEUR 3,57 expédition vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. pp. 176.
-
EUR 118,64
Autre deviseEUR 48,99 expédition depuis Allemagne vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierGebunden. Etat : New. Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated .
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science (89))
Vendeur : Mispah books, Redhill, SURRE, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 167,79
Autre deviseEUR 29,73 expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierPaperback. Etat : Like New. Like New. book.
-
Hierarchical Modeling for VLSI Circuit Testing
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 162,93
Autre deviseEUR 30,12 expédition depuis Allemagne vers Etats-UnisQuantité disponible : 2 disponible(s)
Ajouter au panierBuch. Etat : Neu. Neuware - Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated circuit technology. It is long been recognized that the testing prob lem can be alleviated by the use of higher-level methods in which multigate modules or cells are the primitive components in test generation; however, the development of such methods has proceeded very slowly. To be acceptable, high-level approaches should be applicable to most types of digital circuits, and should provide fault coverage comparable to that of traditional, low-level methods. The fault coverage problem has, perhaps, been the most intractable, due to continued reliance in the testing industry on the single stuck-line (SSL) fault model, which is tightly bound to the gate level of abstraction. This monograph presents a novel approach to solving the foregoing problem. It is based on the systematic use of multibit vectors rather than single bits to represent logic signals, including fault signals. A circuit is viewed as a collection of high-level components such as adders, multiplexers, and registers, interconnected by n-bit buses. To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel. However, by reducing the bus size from n to one, we can obtain the traditional gate-level circuit and models.
-
Hierarchical Modeling for VLSI Circuit Testing
Vendeur : Celler Versandantiquariat, Eicklingen, Allemagne
Membre d'association : GIAQ
Évaluation du vendeur 5 sur 5 étoiles
EUR 20
Autre deviseEUR 38 expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierKluwer, Boston, 1990. X, 159 pages with some graphics, hard cover---Verlag: Kluwer Verlag: Kluwer -former library book in good condition- 460 Gramm.
-
EUR 92,27
Autre deviseEUR 48,99 expédition depuis Allemagne vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated .
-
Hierarchical Modeling for VLSI Circuit Testing
Edité par Springer-Verlag New York Inc., 2011
ISBN 10 : 1461288193 ISBN 13 : 9781461288190
Langue: anglais
Vendeur : THE SAINT BOOKSTORE, Southport, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 138,93
Autre deviseEUR 11,69 expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierPaperback / softback. Etat : New. This item is printed on demand. New copy - Usually dispatched within 5-9 working days 308.
-
Hierarchical Modeling for VLSI Circuit Testing
Vendeur : THE SAINT BOOKSTORE, Southport, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 140,19
Autre deviseEUR 19,56 expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierHardback. Etat : New. This item is printed on demand. New copy - Usually dispatched within 5-9 working days 970.
-
Hierarchical Modeling for VLSI Circuit Testing
Vendeur : Majestic Books, Hounslow, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 165,02
Autre deviseEUR 7,73 expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. Print on Demand pp. 176 49:B&W 6.14 x 9.21 in or 234 x 156 mm (Royal 8vo) Perfect Bound on White w/Gloss Lam.
-
Hierarchical Modeling for VLSI Circuit Testing
Vendeur : Biblios, Frankfurt am main, HESSE, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 166,40
Autre deviseEUR 9,95 expédition depuis Allemagne vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. PRINT ON DEMAND pp. 176.
