Montant total (1 article articles) :
Destination de la commande :
improving performance reducing power de ihrig colin (8 résultats)
Commentaires
Passer aux résultats principaux de la recherche
Filtres de recherche
Type d'article
- Tous les types de produits
- Livres (8)
- Magazines & Périodiques (Aucun autre résultat ne correspond à ces critères)
- Bandes dessinées (Aucun autre résultat ne correspond à ces critères)
- Partitions de musique (Aucun autre résultat ne correspond à ces critères)
- Art, Affiches et Gravures (Aucun autre résultat ne correspond à ces critères)
- Photographies (Aucun autre résultat ne correspond à ces critères)
- Cartes (Aucun autre résultat ne correspond à ces critères)
- Manuscrits & Papiers anciens (Aucun autre résultat ne correspond à ces critères)
Reliure
- Toutes
- Couverture rigide (Aucun autre résultat ne correspond à ces critères)
- Couverture souple (8)
Particularités
- Ed. originale (Aucun autre résultat ne correspond à ces critères)
- Signé (Aucun autre résultat ne correspond à ces critères)
- Jaquette (Aucun autre résultat ne correspond à ces critères)
- Avec images (2)
- Sans impressions à la demande (4)
Langue (1)
Prix
- Tous les prix
- Moins de EUR 20 (Aucun autre résultat ne correspond à ces critères)
- EUR 20 à EUR 45 (Aucun autre résultat ne correspond à ces critères)
- Plus de EUR 45
Livraison gratuite
- Livraison gratuite à destination de France (Aucun autre résultat ne correspond à ces critères)
Pays
Evaluation du vendeur
-
Improving Performance and Reducing Power with Hardware Acceleration: Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vendeur : Ria Christie Collections, Uxbridge, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 47,79
Autre deviseEUR 4,66 expédition depuis Royaume-Uni vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. In.
-
Improving Performance and Reducing Power with Hardware Acceleration: Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Edité par VDM Verlag Dr. M�ller 2008-12-30, 2008
ISBN 10 : 3639106903 ISBN 13 : 9783639106909
Langue: anglais
Vendeur : Chiron Media, Wallingford, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 45,02
Autre deviseEUR 11,08 expédition depuis Royaume-Uni vers FranceQuantité disponible : 10 disponible(s)
Ajouter au panierPaperback. Etat : New.
-
Improving Performance and Reducing Power with Hardware Acceleration: Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vendeur : California Books, Miami, FL, Etats-Unis
Évaluation du vendeur 5 sur 5 étoiles
EUR 51,83
Autre deviseEUR 6,94 expédition depuis Etats-Unis vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New.
-
Improving Performance and Reducing Power with Hardware Acceleration: Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vendeur : Mispah books, Redhill, SURRE, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 107,03
Autre deviseEUR 29,19 expédition depuis Royaume-Uni vers FranceQuantité disponible : 1 disponible(s)
Ajouter au panierPaperback. Etat : Like New. Like New. book.
-
Improving Performance and Reducing Power with Hardware Acceleration Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vendeur : PBShop.store US, Wood Dale, IL, Etats-Unis
Évaluation du vendeur 5 sur 5 étoiles
EUR 52,65
Autre deviseEUR 1,08 expédition depuis Etats-Unis vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierPAP. Etat : New. New Book. Shipped from UK. THIS BOOK IS PRINTED ON DEMAND. Established seller since 2000.
-
Improving Performance and Reducing Power with Hardware Acceleration Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vendeur : PBShop.store UK, Fairford, GLOS, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 50,27
Autre deviseEUR 4,97 expédition depuis Royaume-Uni vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierPAP. Etat : New. New Book. Delivered from our UK warehouse in 4 to 14 business days. THIS BOOK IS PRINTED ON DEMAND. Established seller since 2000.
-
EUR 45,84
Autre deviseEUR 9,70 expédition depuis Allemagne vers FranceQuantité disponible : Plus de 20 disponibles
Ajouter au panierKartoniert / Broschiert. Etat : New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Modern electronic design automation tools can be used to apply a variety of transformations to hardware blocks in an effort to achieve performance and power savings. A number of such transformations require tools with intimate knowle.
-
Improving Performance and Reducing Power with Hardware Acceleration : Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 49,59
Autre deviseEUR 10,99 expédition depuis Allemagne vers FranceQuantité disponible : 2 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Modern electronic design automation tools can be used to apply a variety of transformations to hardware blocks in an effort to achieve performance and power savings. A number of such transformations require tools with intimate knowledge of the design's timing characteristics. Static timing analysis estimates the worst-case timing behavior of hardware data flow graphs. The static timing analyzer described in this book operates on data flow graphs which are generated as intermediate representations within a C to VHDL hardware acceleration compiler. Two additional tools were then developed which utilize the results of the static timing analysis. An automated pipelining tool was developed to increase the throughput of large blocks of combinational logic generated by the compiler. Another tool was designed to mitigate power consumption resulting from combinational glitching. By inserting special signal buffers with preselected propagation delays, known as delay elements, functional units can be kept inactive until their inputs stabilize. This book explores these tools as well as the various design tradeoffs resulting from their use.
