Montant total (1 article articles) :
Destination de la commande :
rabab ezz eldin (26 résultats)
Passer aux résultats principaux de la recherche
Filtres de recherche
Type d'article
- Tous les types de produits
- Livres (26)
- Magazines & Périodiques (Aucun autre résultat ne correspond à ces critères)
- Bandes dessinées (Aucun autre résultat ne correspond à ces critères)
- Partitions de musique (Aucun autre résultat ne correspond à ces critères)
- Art, Affiches et Gravures (Aucun autre résultat ne correspond à ces critères)
- Photographies (Aucun autre résultat ne correspond à ces critères)
- Cartes (Aucun autre résultat ne correspond à ces critères)
- Manuscrits & Papiers anciens (Aucun autre résultat ne correspond à ces critères)
Etat En savoir plus
- Neuf (24)
- Comme neuf, Très bon ou Bon (2)
- Assez bon ou satisfaisant (Aucun autre résultat ne correspond à ces critères)
- Moyen ou mauvais (Aucun autre résultat ne correspond à ces critères)
- Conformément à la description (Aucun autre résultat ne correspond à ces critères)
Particularités
- Ed. originale (1)
- Signé (Aucun autre résultat ne correspond à ces critères)
- Jaquette (Aucun autre résultat ne correspond à ces critères)
- Avec images (12)
- Sans impressions à la demande (13)
Langue (1)
Prix
- Tous les prix
- Moins de EUR 20 (Aucun autre résultat ne correspond à ces critères)
- EUR 20 à EUR 45
- Plus de EUR 45
Livraison gratuite
- Livraison gratuite à destination de Etats-Unis (Aucun autre résultat ne correspond à ces critères)
Pays
Evaluation du vendeur
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Edition originale
EUR 33,78
Expédition à EUR 39,90
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierHardcover. Etat : As New. 1. Auflage. Unread, like new. Immediately dispatched from Germany.
-
High-Performance and Low-Power Network on Chip Switch
Langue: anglais
Edité par LAP LAMBERT Academic Publishing, 2012
ISBN 10 : 3848401452 ISBN 13 : 9783848401451
EUR 41,67
Expédition à EUR 48,99
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New.
-
High-Performance and Low-Power Network on Chip Switch | Network on Chip
Langue: anglais
Edité par LAP Lambert Academic Publishing, 2012
ISBN 10 : 3848401452 ISBN 13 : 9783848401451
EUR 43,30
Expédition à EUR 70
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 5 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. High-Performance and Low-Power Network on Chip Switch | Network on Chip | Rabab Ezz-Eldin (u. a.) | Taschenbuch | Englisch | LAP Lambert Academic Publishing | EAN 9783848401451 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Vendeur : Ria Christie Collections, Uxbridge, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 113,52
Expédition à EUR 13,73
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. In.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Vendeur : Ria Christie Collections, Uxbridge, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 113,52
Expédition à EUR 13,73
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. In.
-
High-Performance and Low-Power Network on Chip Switch: Network on Chip
Langue: anglais
Edité par LAP LAMBERT Academic Publishing, 2012
ISBN 10 : 3848401452 ISBN 13 : 9783848401451
Vendeur : Mispah books, Redhill, SURRE, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 113,35
Expédition à EUR 28,66
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierPaperback. Etat : Like New. LIKE NEW. SHIPS FROM MULTIPLE LOCATIONS. book.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Vendeur : Books Puddle, New York, NY, Etats-Unis
Évaluation du vendeur 4 sur 5 étoiles
EUR 143,04
Expédition à EUR 3,43
Expédition nationale : Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. pp. 141.
-
Analysis and Design of Networks on Chip
Vendeur : Books Puddle, New York, NY, Etats-Unis
Évaluation du vendeur 4 sur 5 étoiles
EUR 143,07
Expédition à EUR 3,43
Expédition nationale : Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. pp. 300.
-
Analysis and Design of Networks-on-chip Under High Process Variation
Vendeur : Revaluation Books, Exeter, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 148,42
Expédition à EUR 11,46
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 2 disponible(s)
Ajouter au panierPaperback. Etat : Brand New. reprint edition. 164 pages. 9.25x6.10x0.37 inches. In Stock.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Vendeur : Revaluation Books, Exeter, Royaume-Uni
Évaluation du vendeur 5 sur 5 étoiles
EUR 150,30
Expédition à EUR 11,46
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 2 disponible(s)
Ajouter au panierHardcover. Etat : Brand New. 9.25x6.25x0.50 inches. In Stock.
-
EUR 95,15
Expédition à EUR 70
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 5 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. Analysis and Design of Networks-on-Chip Under High Process Variation | Rabab Ezz-Eldin (u. a.) | Taschenbuch | xxi | Englisch | 2019 | Springer | EAN 9783319798370 | Verantwortliche Person für die EU: Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg, juergen[dot]hartmann[at]springer[dot]com | Anbieter: preigu.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer International Publishing, Springer International Publishing, 2019
ISBN 10 : 3319798375 ISBN 13 : 9783319798370
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,99
Expédition à EUR 61,30
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. Druck auf Anfrage Neuware - Printed after ordering - This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer International Publishing, 2015
ISBN 10 : 3319257641 ISBN 13 : 9783319257648
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,99
Expédition à EUR 62,09
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierBuch. Etat : Neu. Druck auf Anfrage Neuware - Printed after ordering - This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns.
-
Ezz-Eldin:Analysis and Design of Networ (eng)
Vendeur : Brook Bookstore On Demand, Napoli, NA, Italie
Évaluation du vendeur 4 sur 5 étoiles
EUR 86,24
Expédition à EUR 5,50
Expédition depuis Italie vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : new. Questo è un articolo print on demand.
-
Ezz-Eldin:Analysis and Design of Networ (eng)
Vendeur : Brook Bookstore On Demand, Napoli, NA, Italie
Évaluation du vendeur 4 sur 5 étoiles
EUR 86,24
Expédition à EUR 5,50
Expédition depuis Italie vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : new. Questo è un articolo print on demand.
-
High-Performance and Low-Power Network on Chip Switch : Network on Chip
Langue: anglais
Edité par LAP Lambert Academic Publishing, 2012
ISBN 10 : 3848401452 ISBN 13 : 9783848401451
Vendeur : AHA-BUCH GmbH, Einbeck, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 49,59
Expédition à EUR 60,98
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 2 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Low leakage power switch is proposed to allow saving in power dissipation of the Network on Chip (NoC). Two power reduction techniques are exploited to design the proposed switch. The proposed NoC switch employs power supply gating to reduce the power dissipation. Adaptive virtual channel (AVC) is proposed as a novel technique to reduce power dissipation of the NoC switch. AVC technique is proposed as an efficient technique to reduce the active area using hierarchical multiplexing tree. Moreover, power gating reduces the average leakage power consumption of proposed switch. The proposed techniques reduce the leakage and dynamic power dissipation of the switch.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer International Publishing Dez 2015, 2015
ISBN 10 : 3319257641 ISBN 13 : 9783319257648
Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,99
Expédition à EUR 23
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 2 disponible(s)
Ajouter au panierBuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns. 164 pp. Englisch.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer International Publishing Mrz 2019, 2019
ISBN 10 : 3319798375 ISBN 13 : 9783319798370
Vendeur : BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,99
Expédition à EUR 23
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 2 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns. 164 pp. Englisch.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer International Publishing, 2015
ISBN 10 : 3319257641 ISBN 13 : 9783319257648
EUR 92,27
Expédition à EUR 48,99
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierGebunden. Etat : New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Demonstrates the impact of process variation on Networks-on-Chipof different topologiesIncludes an overview of the synchronous clocking scheme, clockdistribution network, main building blocks in asynchronous NoC design,handshake protocols, data en.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer International Publishing, 2019
ISBN 10 : 3319798375 ISBN 13 : 9783319798370
EUR 92,27
Expédition à EUR 48,99
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : Plus de 20 disponibles
Ajouter au panierEtat : New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Demonstrates the impact of process variation on Networks-on-Chipof different topologiesIncludes an overview of the synchronous clocking scheme, clockdistribution network, main building blocks in asynchronous NoC design,handshake protocols, data en.
-
Analysis and Design of Networks on Chip
Vendeur : Majestic Books, Hounslow, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 146,26
Expédition à EUR 7,45
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. Print on Demand pp. 300.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Vendeur : Majestic Books, Hounslow, Royaume-Uni
Évaluation du vendeur 4 sur 5 étoiles
EUR 146,55
Expédition à EUR 7,45
Expédition depuis Royaume-Uni vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. Print on Demand pp. 141.
-
Analysis and Design of Networks on Chip
Vendeur : Biblios, Frankfurt am main, HESSE, Allemagne
Évaluation du vendeur 4 sur 5 étoiles
EUR 148,22
Expédition à EUR 9,95
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. PRINT ON DEMAND pp. 300.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Vendeur : Biblios, Frankfurt am main, HESSE, Allemagne
Évaluation du vendeur 4 sur 5 étoiles
EUR 148,62
Expédition à EUR 9,95
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 4 disponible(s)
Ajouter au panierEtat : New. PRINT ON DEMAND pp. 141.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer, Springer Mär 2019, 2019
ISBN 10 : 3319798375 ISBN 13 : 9783319798370
Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,99
Expédition à EUR 60
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierTaschenbuch. Etat : Neu. This item is printed on demand - Print on Demand Titel. Neuware -This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns.Springer-Verlag KG, Sachsenplatz 4-6, 1201 Wien 164 pp. Englisch.
-
Analysis and Design of Networks-on-Chip Under High Process Variation
Langue: anglais
Edité par Springer, Springer Dez 2015, 2015
ISBN 10 : 3319257641 ISBN 13 : 9783319257648
Vendeur : buchversandmimpf2000, Emtmannsberg, BAYE, Allemagne
Évaluation du vendeur 5 sur 5 étoiles
EUR 106,99
Expédition à EUR 60
Expédition depuis Allemagne vers Etats-UnisQuantité disponible : 1 disponible(s)
Ajouter au panierBuch. Etat : Neu. This item is printed on demand - Print on Demand Titel. Neuware -This book describes in detail the impact of process variations on Network-on-Chip (NoC) performance. The authors evaluate various NoC topologies under high process variation and explain the design of efficient NoCs, with advanced technologies. The discussion includes variation in logic and interconnect, in order to evaluate the delay and throughput variation with different NoC topologies. The authors describe an asynchronous router, as a robust design to mitigate the impact of process variation in NoCs and the performance of different routing algorithms is determined with/without process variation for various traffic patterns. Additionally, a novel Process variation Delay and Congestion aware Routing algorithm (PDCR) is described for asynchronous NoC design, which outperforms different adaptive routing algorithms in the average delay and saturation throughput for various traffic patterns.Springer-Verlag KG, Sachsenplatz 4-6, 1201 Wien 164 pp. Englisch.
